← 回到產業筆記
HSBC Exhibit 6 延伸 · KV Cache 記憶體階層

記憶體,各有分工。

看圖分清:運算、保存、開機。

先記住三個用途。

運算時,快速取用HBM・DRAM點開看差別

HBM 為加速器提供高頻寬工作空間;系統 DRAM 支援主機程式。兩者都需要供電來保留工作資料。

關機後,資料還在NAND → SSD點開看差別

NAND 是儲存元件;SSD 把 NAND、控制器等元件組成裝置。已寫入的資料能在斷電後保留。

開機時,讀取韌體NOR Flash點開看用途

NOR 常用來存放開機碼與韌體。它也能在斷電後保存資料,但存取方式與 NAND 不同。

工作記憶體需供電Flash 可斷電保存
原始報告:2026-04-21含投資觀點與模型預測部分數字仍待查證
查看資料修正、來源限制與名詞說明

Data Status · 資料狀態與使用限制

投資觀點頁 · 與本站其他產業入門頁性質不同

本頁含個股定位與市場預測,與 產業筆記 其他頁(光通訊、半導體、先進封裝、AI 伺服器)的中性原理介紹不同,請分開看待。

資料截至 2026-04-21,已逾 4 個月未更新。頁面中的數字與時程來自單一來源(HSBC Asia Memory Report),未經第三方交叉驗證,且部分時程已被後續公司指引推翻:

  • CUBE 時程(已更新):本頁原寫「2026H2 開始兌現」「2026H2 客戶名單揭露是最關鍵催化劑」。但華邦電總經理陳沛銘於 2026-05-05 法說會後對外指引 CUBE 量產與營收貢獻落在 2027 年(多家媒體報導一致)。原時程早了約一年,內文已改為依公司指引。
  • HBM 市佔(已更新):原列 SK 海力士 53%/三星 35%/美光 11%,已改為 Counterpoint Research 統計的 2026 Q2 營收市佔:SK 海力士 50%、三星 33%、美光 18%。原數字中美光被低估約 7 個百分點。此欄變動快,SK 海力士 2026 Q1 為 58%、三星 21%、美光 21%,引用時務必連期間一起看。
  • 仍未能查證:eMMC 供需缺口 36–47%、Vera Rubin 平台 DRAM 含量 +170%、TurboQuant 衝擊 3.8%、AI 伺服器每台 40–60 顆 NOR——這些多屬該行自有模型的預測,無第三方獨立佐證,應視為 HSBC 宣稱值而非已查證事實。另 NOR 市佔「25%」與次級來源的 30–35% 估計不一致,內文已改標為區間。

反面情境(本頁未涵蓋):頁面對南亞科稱「確定性最高的受益者」、對 CUBE 稱「市場從零開始」「目前市場空白」,皆為單邊敘述。會讓這些判斷失效的條件至少包括:Vera Rubin 平台時程遞延或規格縮水、DDR4/DDR5 價格循環反轉、CUBE 客戶認證未過或遭 HBM 低階版本/LPDDR 方案取代、三星或中國廠商(如 CXMT)進入利基市場。投資決策前請自行查證。

名詞說明:G1–G4、G3.5、ICMS(Inference Context Memory Substrate,推論上下文記憶體橋接層)是 HSBC 該份報告的自訂分類法,非產業通用術語,其他報告未必採用。TurboQuant 指報告中討論的 KV cache 壓縮技術,若普及會降低 HBM 用量。CUBE 是華邦電的客製化高頻寬記憶體產品(官方規格:單顆 256Mb–8Gb、頻寬最高 256GB/s、功耗低於 1pJ/bit)。

VISUAL GUIDE / 01

先看懂形狀,再看懂角色。

從晶片、模組到儲存裝置,三張圖解帶你建立記憶體的基本概念。

01 / MEMORY FAMILY

工作中的資料,與留下來的資料

DRAM · 暫存工作資料NAND · 保存資料色塊代表資料;圖形為概念示意

通電時,兩者都可以存放資料。試著斷電,觀察哪些資料還留著。

HBM 也是 DRAM 家族的一員。SSD 則是使用 NAND 等元件組成的儲存裝置。

02 / INSIDE HBM

HBM:把 DRAM 向上堆疊

GPU垂直連線 TSV層數與比例僅為示意,非特定產品

多層 DRAM 晶片透過 TSV 垂直互連,以寬介面傳送資料,支援高頻寬需求。

頻寬是「每秒能搬多少資料」,與容量「總共能放多少資料」是兩個不同指標。

03 / FOLLOW THE DATA

打開檔案時,資料去哪裡?

STEP 01 / 儲存

檔案先保存在 SSD 裡。

尚未開啟的文件可以留在儲存裝置中,關機後仍可保留。

點選圖示跟著資料走。這是簡化路徑,省略 CPU 快取、控制器與作業系統細節;修改內容需寫回儲存裝置才算保存。

概念參考:Micron 記憶體入門 · HBM 技術介紹

最快
奈秒
最慢
毫秒
NOR NOR Flash — 韌體層(獨立於 KV Cache 架構)
不屬於 G1–G4 任何一層。存放 CPU / DPU / BMC 的開機碼與韌體,設備通電第一個讀取的地方。每台 AI 伺服器搭載 40–60 顆。
華邦電(全球 #1;市佔估計 25–35%,各家口徑不一) 旺宏 Infineon 兆易創新
↑ CPU 通電後直接在這裡執行程式碼(XIP),NAND 無法取代
G1 GPU HBM ~奈秒 · 1,000–4,000 GB/s
Active KV cache。AI 推論最熱的資料住在這裡,頻寬最高、成本最貴。
SK 海力士(HBM 50%) 三星(33%) 美光(18%) 營收市佔 · Counterpoint Research · 2026 Q2
G2 System DRAM 10–100 奈秒 · 50–100 GB/s
Staging / Spillover KV。G1 塞滿時溢出到這裡暫存,也是一般伺服器運算記憶體。
南亞科(DDR4/DDR5,台廠最大受益) 華邦電(DDR4 利基) 三星 美光
G3 本地 SSD / Rack-local ~微秒
Warm KV reuse。不常用但偶爾需要快速調用的 KV cache,以及一般伺服器資料儲存。
旺宏(SLC NAND / eMMC,車用 IoT 主戰場) 華邦電(SLC NAND,利基) 三星 eSSD 美光 eSSD
G3.5 ICMS 推論上下文記憶體橋接層 介於 G3 與 G4 之間
Bridge between local & shared。高頻寬、高上下文容量,專為 AI 推論設計的新型記憶體層。這層目前市場空白,是 CUBE 的目標市場。
★ 華邦電 CUBE(目標市場;公司指引量產與營收貢獻落在 2027 年)
32–256 GB/s · 搭配 28/22nm SoC · Edge AI 首選方案
G4 共享物件儲存 ~毫秒
Cold / shared KV context。延遲最高、成本最低,長期冷資料或跨節點共享的 KV context。
通用物件儲存(HDD、雲端儲存)
NOR FLASH · 特殊地位
不在 G1–G4 任何一層。韌體層,開機必需。CPU 可以直接執行(XIP),NAND 永遠無法取代。AI Server 每台需 40–60 顆。
G1 · HBM
TurboQuant 壓縮目標。影響最大,但 HSBC 估算即便最壞情況衝擊也只有 3.8% 的總需求。
G2 · SYSTEM DRAM
南亞科主戰場。Vera Rubin 平台每台 DRAM 含量 +170%,是台廠三雄中確定性最高的受益者。
G3 · NAND / eMMC
旺宏主戰場。三星退出 MLC 後最大真空,eMMC 供需缺口 2026–2028 年達 36–47%。與 TurboQuant 完全無關。
G3.5 · ICMS · CUBE
華邦電 CUBE 的賭注。市場從零開始,目前無明確競爭者。公司指引量產與營收貢獻落在 2027 年(2026-05-05 法說會),客戶認證進度為關鍵觀察點。
G4 · 共享儲存
一般雲端儲存,台廠三雄不在這裡競爭。

把資料放回它的路徑。

切換情境,查看同一套記憶體階層在 AI 推論、設備啟動與共享資料中的不同角色。點選路徑或上方任一層級,可閱讀該段的研究重點。

AI INFERENCE · HOT TO WARM

從 GPU HBM 開始,依需要向下延伸。

推論中最常被讀取的 KV cache 優先留在 HBM;容量不足時可溢出到系統 DRAM,再往本地 SSD 尋找可重用的較冷資料。

產品類型 · 關係釐清
NOR Flash ≠ NAND Flash
NOR:並聯電路,支援 XIP
NAND:串聯電路,只能儲存
兩者都叫 Flash 但本質不同
NOR 無法被 NAND 取代
NAND ≠ SSD
NAND = 原料(顆粒)
SSD = 產品(可插拔)
eMMC = 產品(焊死)
兩者不能互換(設計決定)
NOR Flash ≠ CUBE
NOR = 現有主力,韌體儲存
CUBE = 新架構,高頻寬 DRAM
兩者都是華邦電產品
技術和市場完全不同
資料來源: HSBC Asia Memory Report,2026-04-21(本頁數字除另註明外均為該報告宣稱值,未經第三方交叉驗證)· HBM 市佔為 Counterpoint Research 2026 Q2 統計 · CUBE 時程依華邦電 2026-05-05 法說會指引 · 數字校訂日 2026-09-07 · 圖表說明: NOR Flash 標示於 G1–G4 架構外側,因其功能獨立於 KV cache 階層,屬於所有 AI 設備的基礎韌體層。