CoWoS
台積電的先進封裝技術家族，用於多晶粒整合。可把邏輯晶粒與 HBM 等元件放在一起；不同變體的互連結構並不完全相同。
把不同晶片，
連成一個系統。
封裝提供晶片的保護、連接與散熱路徑。先進封裝進一步縮短晶粒間距離、提高整合密度，讓邏輯、記憶體與其他功能協作。
並排、橋接、堆疊，怎麼選？
Chiplet 是把系統功能拆分為可整合晶粒的設計方式；2D、2.5D 與 3D 則描述不同整合形態。Chiplet 不等於某一種封裝技術。
PACKAGE CROSS SECTION
圖示為截面概念，不代表實際比例、製程細節或特定產品。2.5D 不一定使用全尺寸矽中介層，也可採局部橋接等方式。
CoWoS、SoIC、InFO，各指什麼？
SoIC
台積電的三維矽堆疊技術家族，著重晶片層級整合。堆疊完成後仍可結合其他封裝方式，形成更大的系統。
InFO
台積電的整合型扇出封裝技術家族，利用重新分布線路實現連接。它與 CoWoS、SoIC 同屬 3DFabric 解決方案。
以上為廠商技術名稱，不是整個產業的通用規格；不同技術可以搭配使用。
從封裝流程，認識供應鏈。
整合得更緊密，也要解決更多問題。
| 觀察重點 | 研究問題 |
|---|---|
| 互連密度與頻寬 | 晶粒間需要多少資料交換？連線距離、功耗與介面如何搭配？ |
| 散熱與供電 | 熱如何從堆疊結構移出？電力如何穩定供應到各晶粒？ |
| 良率與測試 | 組裝前如何確認晶粒品質？整合後哪些故障難以修復或測出？ |
| 翹曲與可靠度 | 不同材料的熱膨脹差異、接合強度與封裝尺寸如何影響品質？ |
| 產能與材料 | 限制出在接合、基板、互連製造，還是測試？不同封裝產能不能只用同一數量直接比較。 |
把封裝放回你的產業地圖。
先進製程決定晶粒內部能做什麼；封裝決定晶粒如何連在一起。HBM 本身使用堆疊 DRAM，與邏輯晶粒整合時還涉及更大層級的封裝。